

츕력 일자: 2002/3/26

2037663644

막송번호 : 9-5-2002-009510508

발송원자 : 2002.03.25

제출기월 : 2002.05.25

수신 : 서울딕립시 감당구 논현중 200번지

박장원 귀하

135-826

## 특허청 의견제출통지서

출원인

명칭 엘지전자주식회사 (출원인코드: 1199**800**02758)

주소 서울시염등포구여의도종20번지

대리인

성명 박장원

주소 서울특별시 강남구 논현동 200번지

출원번호

10-2000-0025787

발명의 명칭

씨피유 클릭 제어 방법

이 출원에 대한 심사결과 아래와 같은 거절이유가 있어 독해법 제63조의 규정에 의하여 이름 통지하 오나 의견이 있거나 보점이 필요한 경우에는 상기 제출기일까지 의견서 또는/및 보절서를 제출하여 주시기 바랍니다. (삼기 제출기임에 대하여 매회 1월 단위로 연장을 신정할 수 있으며, 이 신청에 대하여 병도의 기간연작송인형지는 하지 않습니다.)

이 출원의 특허청구범위에 기재된 발명은 그 출원전에 이 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 아래에 지적한 것에 의하여 용이하게 발명할 수 있는 것이므로 특허법 제29조제2항의 규정에 의하여 목허큠 발음 수 없습니다.

본원발명은 CPU의 사용량에 따라 CPU의 클릭속도로 조절하는 방법에 관한 것으로 사용이 적용 때 CPU의 클릭속도쿄 적절히 조정황으로써 소비전력을 종일 수 있는 효과가 있으며, 인용발명(한국 심용공개 1990-5435, 공개일자 1990.3.8.)는 소정의 CPU의 클릭선택 데이터를 래치하여 소점의 자/ 고속 클릭을 선택하는 회로에 관한 것으로 본원의 사용량을 체크하는 단계는 인용의 클럭선택 데이 터를 개치하는 단계와 클럭속도를 조절하는 단계는 클럭속도 선택회로에 대용되어 본원발명의 기술 적 사상 과 구성이 유사하고, 변원발명의 소비전력을 줄이는 효과는 클럭속도를 선택하는 목적으로 부터 발생되는 것으로 본원발명은 당해 기술분야에 통상의 지식을 가진 자가 인용방명으로부터 용이 하게 발명할 수 있다고 판단됩니다. (29조2항) 법.

첨부1 한국실용공개 1990-5435 권.

2002.03.25

특허청

심사4국

통신 심사담당관실 심사관 오상

<<안내>>

문의사왕이 있으시면 # 042)481-5950 로 분의하시기 바랍니다.

다하청 직원 모두는 매끗한 목어행정의 구현용 위하여 최선용 다하고 있습니다. 만원 업무제리과정에서 직원의 부조리행위 ...하스B 시교하여 주시기 바랍니다.

'o.kr)내 부조리신고센터



# Best Available Copy

49대 한 민 국 록 허 청 (MCR)

Mint, Cl.

○공 개 실 용 신 안 공 보 (U)

제 367 호

G 06 F 1/04

●공개임자 서기 1990. 3. 8
②순원임자 서기 1988. 8. 8

● 5435 00~ 5435

2037663644

◆ 13046

실사경구 : 있음

O고 안 자 유 티 홈 서울특별시 양천구 신원4동 535-1 신화아파트 마등 202호

◎ 한 원 인 삼성진자 주식회사 내표이가 안 시 판

경기도 수원시 애단동 416번지

②대리인 변리사 이 건 주

(전 2 면)

#### ❷다이내믹 프로세서의 클럭속도 선택회로

#### G)실용신만 등록첨구의 범위

1. 클릭신호 입력단자(11)를 통한 소청 CPU의 라이트 신호가 물럭단자(CK)로 입력함에 따라 데이바 입력단자(10)를 통한 소청 CPU의 골덕선택 데이타를 래치하여 소청의 고속 또는 저속 클릭 선택의로를 생성하는 플립플름(15)과, 소청의 지속골릭 신호와 고속 골덕신호를 생성하는 플릭신호 생성부(20)와, 상기 플릭플름(15)의 클럭선택 신호에 따라 상기 끌럭시호 생성부(20)의 지속 끌럭신호 혹은 클릭신호를 소위청 선택하여 즐덕단자(\$2)를 통해 사용자가 선택한 프로세서의 클럭단으로 입력하는 불럭신호 스위청부(30)와, 상기 프릭플름(15)의 클럭선택 신호가 웨이프 메이타 입력단자(\$ai)로 입력함에 따라 제1웨이트 메이타 입력단자(41)를 통해 입력단자(X)로 입력하는 소청의 제1웨이트 메이타 폭은 제2웨이트 데이타 입력단자(42)를 통해 입력단자(Y)로 입력하는 소청의 제2웨이트 데이타를 클릭단자(OUT)를 통해 사용자가 선택한 웨이트 제어로지으로 선택 클릭하는 멀티 플랙스(40)로 구성됨을 특징으로 하는 다이내의 프로세서의 클릭속도 선택회로

2. 제1항에 있어서, 상기 클릭스위칭(30)가 상기 플립플룹(15)의 고속 클릭선택 신호에 따라 상기 끌먹신호 생성부(20)의 고속끌릭 신호을 스위칭 선택하는 고속 클릭신호 선택수단과 상기 플립플롭(15)의 저속글록 선택 신호에 따라 상기 클릭신호 생성부(20)의 저속클릭 신호를 스위칭 선택하는 저속끌릭신호 선택수단과, 상기 고속플릭신호 또는 지속클릭 신호가 입력함에 따라 즐릭단자(32)를 통해 사용자가 선택한 프로세서의 클릭단으로 즐릭하는 논리수단으로 구성됨을 두징으로 하는 다이내릭 프로세서의 클릭속도 선택회로.

※참고사항: 최초순원 내용에 의하여 공개하는 것임.


도면의 간단한 설명


THE RESERVE OF THE PARTY OF THE


제1로는 본 교안에 따른 회로도, 지2도는 본 교안에 따른 동작 파형도

# Best Available Copy

공개신용 90-5435







### Best Available Copy

### (19) Korean Intellectual Property Office (KR)

(12) Utility Model Laid Open Publication (U)

- (11) Laid Open Publication No.: 90-5435
- (43) Laid Open Publication Date: March 8, 1990
- (21) Application No.: Utility Model Application 88-13046
- (22) Application Date: August 8, 1988
- (71) Designer: Tae Heung YU
- (72) Applicant: Samsung Electronics Co., Ltd.

(54) Clock speed selecting circuit of dynamic processor

### **Claims**

- 1. A clock speed selecting circuit of a dynamic processor comprising:
- a flip-flop 15 for latching clock selection data of a CPU through an input terminal 10 as a light signal of the CPU through a clock signal input terminal is inputted to a clock port (CK), to generate a high speed or a low speed clock select signal;
- a clock signal generator 20 for generating certain low speed clock signal and certain high speed clock signal;
  - a clock signal switching unit 30 for selectively switching the low speed



clock signal or the high speed clock signal of the clock signal generator 20 according to the clock selection signal of the flip-flop 15, and inputting it to the clock port of a processor selected by a user through the output terminal 32; and

a multiplex 40 for selectively outputting first weight data inputted to an input port (X) through a first weight data input port (41) or second weight data inputted to an input port (Y) through a second weight data input terminal (42) to a weight control logic selected by the user through an output terminal (OUT), when the clock select signal of the flip-flop 15 is inputted to a weight data input terminal (Sel).

- 2. The circuit of claim 1, wherein the clock signal switching unit 30 comprises:
- a high speed clock signal selector for selectively switching the high speed clock signal of the clock signal generator 20 according to the high speed clock select signal of the flip-flop 15;
- a low speed clock signal selector for selectively switching the low speed clock signal of the clock signal generator according to the low speed clock select signal of the flip-flop 15; and
- a logical unit for receiving and outputting either the high speed clock signal or the low speed clock signal to the clock port of the processor selected by the user through the output terminal 32.